

Original document

METHOD FOR DETECTING DEFECTIVE PIXEL OF SOLID-STATE IMAGE-PICKUP ELEMENT

Patent number: JP11027585
Publication date: 1999-01-29
Inventor: KONO HIROICHI
Applicant: HITACHI ELECTRONICS
Classification:
- international: H04N5/335; H01L31/02
- european:
Application number: JP19970174372 19970630
Priority number(s): JP19970174372 19970630


[View INPADOC patent family](#)

[Report a data error here](#)

Abstract of JP11027585

PROBLEM TO BE SOLVED: To reduce the detection time of a defective pixel by dividing a plurality of pixels arranged in the solid-state image-pickup element into small blocks of a required size, detecting a peak level of a video signal output level in units of small blocks and comparing a threshold level with a video signal level for each pixel of each small block over a prescribed level to detect the defective pixel.

SOLUTION: An address of the small block of a video signal detected by a small block peak level detection section 4 is set to a control program of a CPU 6, in order to divide all of a plurality of pixels forming a photographed image into a plurality of small blocks. The small block peak level detection section 4 sequentially compares video signals which are outputted from a plurality of pixels on a small block. When signal level is high, the signal level is stored, the final video signal of the final small block is compared, and a peak level 4a in the small blocks is detected. The peak level 4a is compared with the threshold level, to specify a small block including defective pixels.



Data supplied from the *esp@cenet* database - Worldwide

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平11-27585

(43)公開日 平成11年(1999) 1.月29日

(51)Int.Cl.⁶

識別記号

F I

H 0 4 N 5/335

H 0 4 N 5/335

P

H 0 1 L 31/02

H 0 1 L 31/02

A

審査請求 未請求 請求項の数4 O L (全 9 頁)

(21)出願番号 特願平9-174372

(22)出願日 平成9年(1997) 6月30日

(71)出願人 000003429

日立電子株式会社

東京都千代田区神田和泉町1.番地

(72)発明者 河野 博一

東京都小平市御幸町32番地 日立電子株式

会社小金井工場内

(74)代理人 弁理士 高橋 明夫 (外1.名)


(54)【発明の名称】 固体撮像素子の欠陥画素検出方法

(57)【要約】

【課題】固体撮像素子の欠陥画素の検出時間を短縮した固体撮像素子の欠陥画素検出方法を提供する。

【解決手段】撮像装置に備える固体撮像素子で入射光を映像信号に光電変換し、固体撮像素子から出力される映像信号の画素毎の信号レベルと設定されたしきい値とを比較し、比較された結果にもとづいて固体撮像素子の欠陥画素を検出する固体撮像素子の欠陥画素検出方法において、固体撮像素子に配列されている複数の画素を所要の大きさの小ブロックに分割されるように設定し、分割設定された各小ブロック単位で映像信号出力レベルのピークレベル値を検出し、検出されたピークレベル値が所定レベル以上の小ブロックの1画素毎の映像信号レベルを検出し、検出された1画素毎の映像信号レベルと設定されたしきい値とを比較し、比較された結果にもとづいて固体撮像素子の欠陥画素を検出する。

図 1



1…固体撮像素子 2…CDS回路 3…AD変換器
4…小ブロックピークレベル検出部 5…1画素レベル検出部
6…CPU / …欠陥画素データメモリ

【特許請求の範囲】

【請求項1】 撮像装置に備える固体撮像素子で入射光を映像信号に光電変換し、前記固体撮像素子から出力される映像信号の画素毎の信号レベルと設定されたしきい値とを比較し、比較された結果にもとづいて前記固体撮像素子の欠陥画素を検出する固体撮像素子の欠陥画素検出方法において、

前記固体撮像素子に配列されている複数の画素を所要の大きさの小ブロックに分割されるように設定し、分割設定された各小ブロック単位で映像信号出力レベルのピークレベル値を検出し、

検出されたピークレベル値が所定レベル以上の小ブロックの1画素毎の映像信号レベルを検出し、検出された1画素毎の映像信号レベルと設定されたしきい値とを比較し、比較された結果にもとづいて前記固体撮像素子の欠陥画素を検出することを特徴とする固体撮像素子の欠陥画素検出方法。

【請求項2】 撮像装置に備える固体撮像素子で入射光を映像信号に光電変換し、前記固体撮像素子から出力される映像信号の画素毎の信号レベルと設定されたしきい値とを比較し、比較された結果にもとづいて前記固体撮像素子の欠陥画素を検出する固体撮像素子の欠陥画素検出方法において、

前記固体撮像素子に配列されている複数の画素を所要の大きさの小ブロックに分割されるように設定し、分割設定された各小ブロック単位で映像信号出力レベルのピークレベル値を検出し、

検出された各小ブロック単位のピークレベル値と設定されたしきい値とを比較し、比較された結果にもとづき欠陥画素を含む小ブロックを検出し、

検出された欠陥画素を含む小ブロックの1画素毎の映像信号レベルを検出し、検出された1画素毎の映像信号レベルと設定したしきい値とを比較し、比較された結果にもとづいて前記固体撮像素子の欠陥画素を検出することを特徴とする固体撮像素子の欠陥画素検出方法。

【請求項3】 請求項1および請求項2記載のものにおいて、

固体撮像素子に配列されている複数の画素を所要の大きさの小ブロックに分割されるようにする設定は、前記固体撮像素子に配列されている複数の画素を、所要の基準画素アドレスと、該基準画素アドレスの基準画素を基準とする所要の水平幅の信号、垂直幅の信号とで設定される小ブロックに分割設定するものであることを特徴とする固体撮像素子の欠陥画素検出方法。

【請求項4】 請求項1および請求項2記載のものにおいて、

分割設定された各小ブロック単位で映像信号出力レベルのピークレベル値を検出する手段は、

入力される基準画素アドレス信号から所要の水平幅の信号と垂直幅の信号とを発生するパルス発生器と、

該パルス発生器から入力する所要の水平幅の信号と垂直幅の信号とを論理合成し小ブロック信号を出力するAND回路と、

入力されるデジタル映像信号と前回比較したデジタル映像信号のピークレベル値とを比較してより高いピークレベル値を出力する比較器と、

前記小ブロック信号と前記ピークレベル値とを論理合成しレジスタ制御信号を出力するAND回路と、

入力されるデジタル映像信号を前記レジスタ制御信号で制御しピークレベル値を出力するレジスタとを有するものであることを特徴とする固体撮像素子の欠陥画素検出方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、固体撮像素子を使用した撮像装置における固体撮像素子の欠陥画素検出方法の改良に関するものである。

【0002】

【従来の技術】固体撮像素子が実用化され撮像装置に使用されてから久しく、撮像装置と言えば、当然、固体撮像素子が使用されていると思うような普及状況であるが、さらなる精細な画質への向上を目指し、半導体技術の発展とともに、固体撮像素子の画素数（光電変換素子数）は増加の一途にあり、高精細、高感度、高画質の撮像装置に使用することができる固体撮像素子となりつつある。しかし、固体撮像素子は、画素数が増加するとともに、欠陥画素の無い固体撮像素子を製造することは難しく、固体撮像素子の限られた大きさの中で画素数が増加することは、多くの画素の中には欠陥画素が含まれることになる。この欠陥画素を含む固体撮像素子を使用した撮像装置で撮像した撮像画面をビデオモニターで見ると、欠陥画素による撮像部分が白キズとなって現れるので、画面中央部に欠陥画素がある固体撮像素子は使用することができないことになる。したがって、固体撮像素子の製造時に、検査により欠陥画素を含む固体撮像素子を除去するようにしても、画素数が多いために検査時間がかかることになり、かつ、歩留まりが悪くなり、価格が高くなる要因となる。そのため、ある程度の欠陥画素を含む固体撮像素子を撮像装置に使用するようし、使用した固体撮像素子に含まれる欠陥画素を検出し、その欠陥画素から出力される映像信号を補正する方法が使用される。

【0003】従来の固体撮像素子の欠陥画素検出方法には、例えば、図5に示す固体撮像素子を使用した撮像装置における固体撮像素子の欠陥画素検出方法がある。

（図5に示す撮像装置のブロック図は、固体撮像素子の欠陥画素検出方法を説明するのに必要な撮像装置の一部のみを示している。）

また、図7は、格子状に配列された複数の光電変換素子を有する固体撮像素子を示しており、複数の光電変換素

子の一つ一つを画素と呼んでいる。(図7に示す固体撮像素子は、説明に必要な光電変換素子のみを示している。)

図5において、1は入射光を映像信号に光電変換する固体撮像素子、2は、固体撮像素子1から出力される映像信号に重畳している雑音を低減するCDS (Correlated Double Sampling: 相関二重サンプリング) 回路、3は、CDS回路2から出力された映像信号をディジタルの映像信号に変換するAD変換器、5は、固体撮像素子1の複数の光電変換素子の1画素毎の映像信号出力レベルを検出する1画素レベル検出部、6は、1画素レベル検出部5で検出する映像信号のアドレスを比較制御するとともに1画素レベル検出部5から出力される1画素毎の映像信号レベルをしきい値と比較し正常か欠陥かの判定をする中央処理装置(CPU)、7は、CPU6で欠陥と判定した1画素の映像信号を出力した光電変換素子の所要のデータを記憶する欠陥画素データメモリを示す。なお、1画素レベル検出部5は、図6に示すように、Xアドレスカウンタ61、Xアドレス比較器62、Yアドレスカウンタ63、Yアドレス比較器64、AND回路65、スイッチ回路66を備えている。

【0004】従来技術による固体撮像素子を使用した撮像装置における固体撮像素子の欠陥画素検出方法を説明する。撮像装置に入射した所定の照度の入射光は、固体撮像素子1に入射され、固体撮像素子1で映像信号に光電変換されて、CDS回路2へ出力される。CDS回路2は、入力された映像信号に重畳している雑音を除去し、雑音を除去した映像信号を、AD変換器3へ出力する。AD変換器3は、入力された映像信号をディジタル信号に変換し、ディジタル映像信号3aを1画素レベル検出部5とその他の回路とへ出力する。前記1画素レベル検出部5には、前記ディジタル映像信号3aの他に、入力されたディジタル映像信号3aの固体撮像素子1上の1画素のアドレスを特定するアドレス信号6b(X方向、Y方向のアドレスで、例えばX方向アドレスを上位データ、Y方向のアドレスを下位データとする)が制御プログラムで制御されているCPU(中央処理装置)6から入力されている。1画素レベル検出部5は、AD変換器3から入力されたディジタル映像信号3aの制御プログラムで設定したアドレスのXアドレスとYアドレスとが一致したディジタル映像信号3aを、1画素レベル検出部5から出力される所要のアドレスの1画素のディジタル映像信号5aとしてCPU6へ出力する。

【0005】さらに1画素レベル検出部5(図6参照)内部での動作を説明する。Xアドレス比較器62は、Xアドレスカウンタ61から入力されたXアドレスカウンタ値61aとCPU6から入力されたアドレス信号6bのX方向アドレスデータ6b1とを比較し、比較結果であるXアドレスデータ62aをAND回路65へ出力する。Yアドレス比較器64は、Yアドレスカウンタ63

から入力されたYアドレスカウンタ値63aとCPU6から入力されたアドレス信号6bのY方向アドレスデータ6b2とを比較し、比較結果であるYアドレスデータ64aをAND回路65へ出力する。AND回路65は、Xアドレス比較器62から入力されたXアドレスデータ62aとYアドレス比較器64から入力されたYアドレスデータ64aとが一致した場合、アドレス一致信号65aをスイッチ回路66へ出力する。スイッチ回路66は、AND回路65から入力されたアドレス一致信号65aにより制御され、AD変換器3から入力されたディジタル映像信号3aの所要のアドレスのディジタル映像信号5aを1画素のディジタル映像信号5aとしてCPU6へ出力している。

【0006】CPU6は、1画素レベル検出部5から入力された1画素のディジタル映像信号5aの出力レベルを、あらかじめ制御プログラムに設定し記憶してあるしきい値と比較を行ない、入力された1画素のディジタル映像信号5aの出力レベルが、設定したしきい値を越える場合は、この1画素のディジタル映像信号5aを出力した固体撮像素子1上の画素が欠陥画素であると判定する。また、CPU6は、1画素レベル検出部5から入力された1画素のディジタル映像信号5aの出力レベルから、この1画素のディジタル映像信号5aを出力した固体撮像素子1上の画素が欠陥画素であると判定した場合、CPU6の内部に持つRAMに欠陥画素のX方向、Y方向のアドレスデータと、出力レベルを記憶する。前述の欠陥画素の判定、ついで、欠陥画素であると判定した場合のCPU6の内部に持つRAMに欠陥画素のX方向、Y方向のアドレスデータと出力レベルとを記憶するという手順を、固体撮像素子1を構成するすべての画素から出力された映像信号について順次行なう。固体撮像素子1を構成するすべての画素について判定が終了後、CPU6の内部に持つRAMに記憶された欠陥画素のX方向、Y方向のアドレスデータと、欠陥画素から出力された映像信号の出力レベルとを、欠陥画素データ6Cとして欠陥画素データメモリ7へ転送する。欠陥画素データメモリ7は、CPU6から転送された欠陥画素データ6Cの欠陥画素のX方向、Y方向のアドレスデータと、欠陥画素から出力された映像信号の出力レベルとを記憶する。撮像装置は、欠陥画素データメモリ7に記憶した欠陥画素のX方向、Y方向のアドレスと、欠陥画素から出力された映像信号の出力レベルとを、映像信号処理において使用し、固体撮像素子1の欠陥画素から映像信号が出力された場合、その欠陥画素から出力された映像信号のみ出力レベルの補正を行ない白キズの発生をなくするようにする。

【0007】

【発明が解決しようとする課題】従来技術による固体撮像素子を使用した撮像装置における固体撮像素子の欠陥画素検出方法は、撮像装置に使用した固体撮像素子の撮

像画面を構成するすべての光電変換素子の出力レベルを、1画素づつ順次調べる方法であるため、所要の1画素の出力レベルを得るには1フィールド期間(約16ms)の時間が必要となることから、例えば撮像画面を構成する画素数を36万画素すると、全ての画素の欠陥画素判定を行なうためには約1.6時間を要し、欠陥画素の検出に膨大な時間を要するという問題がある。本発明は、前記問題を解決し、固体撮像素子の欠陥画素の検出時間を短縮した固体撮像素子の欠陥画素検出方法を提供することを目的とする。

【0008】

【課題を解決するための手段】前記目的を達成するために、本発明の固体撮像素子の欠陥画素検出方法は、撮像装置に備える固体撮像素子で入射光を映像信号に光電変換し、前記固体撮像素子から出力される映像信号の画素毎の信号レベルと設定されたしきい値とを比較し、比較された結果にもとづいて前記固体撮像素子の欠陥画素を検出する固体撮像素子の欠陥画素検出方法において、前記固体撮像素子に配列されている複数の画素を所要の大きさの小ブロックに分割されるように設定し、分割設定された各小ブロック単位で映像信号出力レベルのピークレベル値を検出し、検出されたピークレベル値が所定レベル以上の小ブロックの1画素毎の映像信号レベルを検出し、検出された1画素毎の映像信号レベルと設定されたしきい値とを比較し、比較された結果にもとづいて前記固体撮像素子の欠陥画素を検出するものである。

【0009】また、本発明の固体撮像素子の欠陥画素検出方法は、撮像装置に備える固体撮像素子で入射光を映像信号に光電変換し、前記固体撮像素子から出力される映像信号の画素毎の信号レベルと設定されたしきい値とを比較し、比較された結果にもとづいて前記固体撮像素子の欠陥画素を検出する固体撮像素子の欠陥画素検出方法において、前記固体撮像素子に配列されている複数の画素を所要の大きさの小ブロックに分割されるように設定し、分割設定された各小ブロック単位で映像信号出力レベルのピークレベル値を検出し、検出された各小ブロック単位のピークレベル値と設定されたしきい値とを比較し、比較された結果にもとづき欠陥画素を含む小ブロックを検出し、検出された欠陥画素を含む小ブロックの1画素毎の映像信号レベルを検出し、検出された1画素毎の映像信号レベルと設定したしきい値とを比較し、比較された結果にもとづいて前記固体撮像素子の欠陥画素を検出するものである。

【0010】さらに、詳しくは、本発明の固体撮像素子の欠陥画素検出方法における固体撮像素子に配列されている複数の画素を所要の大きさの小ブロックに分割されるようにする設定は、前記固体撮像素子に配列されている複数の画素を、所要の基準画素アドレスと、該基準画素アドレスの基準画素を基準とする所要の水平幅の信号、垂直幅の信号とで設定される小ブロックに分割設定

するものである。また、本発明の固体撮像素子の欠陥画素検出方法における分割設定された各小ブロック単位で映像信号出力レベルのピークレベル値を検出する手段は、入力される基準画素アドレス信号から所要の水平幅の信号と垂直幅の信号とを発生するパルス発生器と、該パルス発生器から入力する所要の水平幅の信号と垂直幅の信号とを論理合成し小ブロック信号を出力するAND回路と、入力されるデジタル映像信号と前回比較したデジタル映像信号のピークレベル値とを比較してより高いピークレベル値を出力する比較器と、前記小ブロック信号と前記ピークレベル値とを論理合成しレジスタ制御信号を出力するAND回路と、入力されるデジタル映像信号を前記レジスタ制御信号で制御しピークレベル値を出力するレジスタとを有するものである。

【0011】

【発明の実施の形態】本発明による固体撮像素子を使用した撮像装置における固体撮像素子の欠陥画素検出方法の実施の形態を説明する。図1は、本発明による固体撮像素子の欠陥画素検出方法を実施した撮像装置のブロック図(図1は、固体撮像素子の欠陥画素検出方法を説明するのに必要な撮像装置の一部のみを示している)である。図1において、1は入射光を映像信号に光電変換する固体撮像素子、2は、ローパスフィルタと組合せて使用して、固体撮像素子1から出力される映像信号に重畳する雑音を低減するCDS(相関二重サンプリング)回路、3は、CDS回路2から出力されたアナログの映像信号をデジタルの映像信号に変換するAD変換器、4は、固体撮像素子1の格子状に配列された複数の光電変換素子の所要の小ブロック毎の映像信号のピークレベルを検出する小ブロックピークレベル検出部、5は、固体撮像素子1の格子状に配列された複数の光電変換素子の所要の小ブロックの1画素毎の映像信号の出力レベルを検出する1画素レベル検出部、6は、小ブロックピークレベル検出部4においてピークレベルを検出する所要の小ブロックの映像信号のアドレスを制御するとともに検出されるピークレベルの判定と、1画素レベル検出部5における出力レベルを検出する所要の小ブロックの1画素の映像信号のアドレスを制御するとともに検出される出力レベルの正常か欠陥かの判定をするCPU、7は、CPU6で欠陥と判定した1画素の映像信号を出力した光電変換素子の所要のデータを記憶する欠陥画素データメモリを示す。なお、小ブロックピークレベル検出部4は、図2に示すように、パルス発生器21、AND回路22、比較器23、AND回路24、レジスタ25を備えている。1画素レベル検出部5の構成は、従来技術の説明において使用したものと同一であるので説明を省略する。

【0012】まず、本発明による固体撮像素子の欠陥画素検出方法について、実施の形態の詳細な説明をする前に、概略の説明をする。従来技術による固体撮像素子の

欠陥画素検出方法は、固体撮像素子の複数の画素のすべてについて、1画素毎の映像信号から欠陥画素の検出と判定を行なっているが、本発明による固体撮像素子の欠陥画素検出方法は、複数の画素のすべてを所要の複数の小ブロックに分割し、分割した小ブロック単位で映像信号出力のピークレベルの検出としきい値との比較を行ない、欠陥画素を含むと推測される小ブロックを検出し、検出した小ブロックについてのみ、1画素毎の映像信号から欠陥画素の検出と判定を行なうものである。本発明における小ブロックとは、図3に示すように、格子状に配列された複数の画素（光電変換素子）32を有する固体撮像素子1において、所要の画素を基準画素として所要のX（水平）幅、Y（垂直）幅で決定する複数の画素の集まりが小ブロック31である。

【0013】欠陥画素の検出と判定を行なうに先立ち、撮像画面を構成する複数の画素すべてを、所要の複数の小ブロックに分割したように設定するため、小ブロックピークレベル検出部4において検出する映像信号の小ブロックのアドレスを、CPU6の制御プログラムに設定する。つぎに、1つの小ブロック内の複数の画素から出力された映像信号を小ブロックピークレベル検出部4により順次比較し、信号レベルが大きい場合にはその信号レベルを保持していくことを、小ブロック内の最後の画素の映像信号まで行なうことで、小ブロック内のピークレベル値4aを検出する。この小ブロック内のピークレベル検出を、分割したすべての小ブロックについて行なう。検出した各小ブロック内のピークレベル値4aは、CPU6において、あらかじめ制御プログラムにより設定されたしきい値と比較され、欠陥画素を含むと推測される小ブロックを特定する。

【0014】つぎに、欠陥画素を含むと推測される小ブロックが特定された場合、1画素レベル検出部5により、欠陥画素を含むと推測された小ブロック内の複数の画素のすべての画素の出力レベル5aを1画素毎に検出し、CPU6で検出結果としきい値とを比較して、その大小により欠陥画素の判定を行なう。CPU6は、検出結果としきい値との差が所定の値より大きかった場合、この映像信号を出力した画素を欠陥画素と判定する。CPU6により欠陥画素と判定された場合には、CPU6の内部に持つRAMに欠陥画素のX方向、Y方向のアドレスと出力レベルとを記憶する。上述の手順を、分割したすべての小ブロックについて行ない、その後、CPU6の内部に持つRAMに記憶された欠陥画素のX方向、Y方向のアドレスと出力レベルとを欠陥画素データ6Cとして欠陥画素データメモリ7へ転送し、欠陥画素データメモリ7に記憶する。

【0015】本発明による固体撮像素子の欠陥画素検出方法を、実施例により詳細に説明する。なお、CPU6の動作フローチャートを図8に示してある。本実施例では、図4に示すようにX方向32画素×Y方向30画素

で構成する固体撮像素子1を想定し、この固体撮像素子1のすべての画素を、60個の小ブロック（1個の小ブロックは、X幅16画素、Y幅1画素の計16画素とする）に分割する設定の場合について説明する。まず、固体撮像素子1のすべての画素を、X幅16画素、Y幅1画素で60個の小ブロック41に分割したように設定する各小ブロックの基準画素のアドレスを設定した基準画素アドレス信号6a（図1参照）をCPU6から小ブロックピークレベル検出部4へ出力するように、CPU6の制御プログラムを設定する。（図8、ステップ81参照）

【0016】CPUの制御プログラムに前記設定がなされている撮像装置に入射した所定の照度の入射光は、固体撮像素子1に入射され、固体撮像素子1で映像信号に光電変換されて、CDS回路2へ出力される。CDS回路2は、固体撮像素子1から入力された映像信号に重畳している雑音を除去し、雑音を除去した映像信号を、AD変換器3へ出力する。AD変換器3は、入力されたアナログの映像信号をディジタル信号に変換し、ディジタル映像信号3aを小ブロックピークレベル検出部4と1画素レベル検出部5とその他の回路とへ出力する。小ブロックピークレベル検出部4は、AD変換器3から入力されたディジタル映像信号3aの他に、CPU6から制御プログラムにもとづく分割をする小ブロックの基準画素アドレス信号6aが入力されており、基準画素を基に制御プログラムにより設定されたX幅16画素、Y幅1画素の小ブロック41内の複数の画素42から出力された各映像信号3aの中で、最も大きなピークレベル値4aを検出し、CPU6へ出力する。（図8、ステップ82参照）

【0017】ここで、さらに小ブロックピークレベル検出部4（図2参照）内部での動作を詳細に説明する。CPU6から入力されたすべての画素を複数の小ブロック41に分割するための各小ブロックの基準画素を設定する基準画素アドレス信号6aは、パルス発生器21に入力する。パルス発生器21は、入力した基準画素アドレス信号6aにより、基準画素アドレスの基準画素を基準とする小ブロックを設定するための水平（X）幅パルス21aと垂直（Y）幅パルス21bとを発生し、AND回路22へ出力する。AND回路22は、入力された水平幅パルス21aと垂直幅パルス21bとにより小ブロック信号22aを合成し、AND回路24へ出力する。

【0018】また、AD変換器3から入力されたディジタル映像信号3aは、比較器23とレジスタ25とに入力する。一方の比較器23は、AD変換器3から入力されたディジタル映像信号3aと、レジスタ25から入力するレジスタ25に保存されている前回比較したときのピークレベル値4aとのピークレベルの比較を行ない、比較した結果のピークレベル値23aをAND回路24

へ出力する。この比較器23におけるピークレベルの比較において、入力されたデジタル映像信号3a>前回のピーク値4aであった場合、比較の結果、レジスタ25に保存するピークレベル値4aは、AD変換器3から入力されたデジタル映像信号3aに更新される。このレジスタ25でのピークレベル値の更新は、比較器23から出力されたピークレベル値23aとAND回路22から出力された小ブロック信号22aとがAND回路24に入力されており、小ブロック信号22aと一致したときのピークレベル値23aによるレジスタ制御信号24aがレジスタ25へ出力されることになり、水平幅パルス21aと垂直幅パルス21bとによる小ブロックの大きさを持ち、かつ、CPU6から指定された基準画素アドレスを基準画素とする小ブロック41内の各画素の中のピークレベル値についてのみ行なわれる。上述のようにして、設定された小ブロック41内の全画素のピークレベル値の比較が終了すると、レジスタ25に設定された小ブロック41内のピークレベル値4aが記憶される。

【0019】この小ブロック41内の全画素についてピークレベル検出に要する時間は、小ブロック41内に何個の画素があっても小ブロック1個当たり1フィールド期間(約16ms)で終了することになる。検出した小ブロック41内のピークレベル値4aは、CPU6に入力され、あらかじめ制御プログラムで設定した所定のしきい値(例えば、L1とする)と比較され(図8、ステップ83参照)、この小ブロック41が欠陥画素を含むかどうかの判定(ピークレベル値4a-しきい値L1)が行なわれる。(図8、ステップ84参照)

【0020】欠陥画素検出中の各小ブロック41内のいずれかに欠陥画素を含むと判定された場合、欠陥画素を含むと判定された小ブロック41内のすべての画素について、1画素レベル検出部5において1画素毎に順次映像信号レベルを検出し、正常か欠陥かの判定を行なう。

(図8、ステップ85参照)1画素レベル検出部5には、デジタル映像信号3aの他に、固体撮像素子1上の欠陥画素を含むと判定された小ブロック41内の1画素のアドレスを指定するアドレス信号6b(X方向、Y方向のアドレスで、例えばX方向アドレスを上位データ、Y方向アドレスを下位データとする)が、制御プログラムで制御されているCPU6から入力されている。1画素レベル検出部5は、欠陥画素を含むと判定された小ブロック41内の複数の画素の出力レベルを順次1画素づつ検出し、検出した1画素のデジタル映像信号5aをCPU6に入力し、あらかじめ制御プログラムで設定してある所定のしきい値(例えば、L2とする)と比較し(図8、ステップ86参照)、この画素が欠陥か正常かの判定(小ブロック内の1画素の出力レベル-しきい値L2)を行ない、欠陥画素の特定をする。

【0021】CPU6は、1画素レベル検出部5から入

力された小ブロック41内の1画素のデジタル映像信号5aの出力レベルから、この1画素のデジタル映像信号5aを出力した固体撮像素子1上の画素が欠陥画素であると判定した場合、CPU6の内部に持つRAMに欠陥画素のX方向、Y方向のアドレスデータと、出力レベルを記憶する。前述の判定の手順を、分割したすべての小ブロック41に対して行い、すべての小ブロック41に対して判定の終了後、CPU6の内部に持つRAMに記憶された欠陥画素のX方向、Y方向のアドレスデータと欠陥画素から出力された映像信号の出力レベルとを、欠陥画素データ6Cとして欠陥画素データメモリ7に転送する。欠陥画素データメモリ7は、CPU6から転送された欠陥画素データ6Cの欠陥画素のX方向、Y方向のアドレスデータと欠陥画素から出力された映像信号の出力レベルを記憶する。(図8、ステップ88参照)撮像装置は、欠陥画素データメモリ7に記憶した欠陥画素のX方向、Y方向のアドレスと、欠陥画素から出力された映像信号の出力レベルとを、映像信号処理において使用し、固体撮像素子1の欠陥画素から映像信号が出力された場合、その欠陥画素から出力された映像信号のみ出力レベルの補正を行ない白キズの発生をなくするようにする。

【0022】なお、本実施例では、小ブロック41の大きさを16×1画素として説明したが、例えば32×1画素や16×4画素等、小ブロックの大きさを変えても、同様に欠陥画素の検出を行うことができることは言うまでもない。本発明によれば、欠陥画素の検出は、まず小ブロック単位のピークレベル検出で欠陥画素を含む小ブロックを推測し、その小ブロックのみを1画素毎の詳細な検出を行って欠陥画素を特定するので、撮像画面を構成する全ての画素を1画素毎に検出していく従来の方法よりも、短時間で欠陥画素の検出を行うことができる。本発明による固体撮像素子の欠陥画素検出方法を使用し、検出に要する時間は、例えば固体撮像素子の画素数を36万画素とした場合、約6.2分である。なお、上述の説明において、本発明の固体撮像素子の欠陥画素検出方法は、固体撮像素子を使用した撮像装置に実施した例で説明したが、固体撮像素子の検査装置にも適用できるものである。

【0023】

【発明の効果】本発明によれば、固体撮像素子の欠陥画素の検出時間を短縮した固体撮像素子の欠陥画素検出方法を提供することができる。

【図面の簡単な説明】

【図1】本発明による固体撮像素子の欠陥画素検出方法を使用した撮像装置のブロック図。

【図2】本発明による固体撮像素子の欠陥画素検出方法を使用した撮像装置を構成する小ブロックピークレベル検出部のブロック図。

【図3】本発明による固体撮像素子の欠陥画素検出方法

における固体撮像素子を構成する画素と小ブロックとの関係を説明する図。

【図4】本発明による固体撮像素子の欠陥画素検出方法における固体撮像素子を構成する画素と小ブロックとの関係を示す図。

【図5】従来技術による固体撮像素子の欠陥画素検出方法を使用した撮像装置のブロック図。

【図6】固体撮像素子の欠陥画素検出方法を使用した撮像装置を構成する1画素レベル検出部のブロック図。

【図7】固体撮像素子の構成説明図。


【図8】本発明による固体撮像素子の欠陥画素検出方法を使用した撮像装置を構成するCPUの動作を示すフローチャート。

【符号の説明】

1…固体撮像素子、2…CDS回路、3…AD変換器、4…小ブロックピークレベル検出部、5…1画素レベル検出部、6…CPU、7…欠陥画素データメモリ、21…パルス発生器、22、24、65…AND回路、23…比較器、25…レジスタ、61…Xアドレスカウンタ、62…Xアドレス比較器、63…Yアドレスカウンタ、64…Yアドレス比較器、66…スイッチ回路。3a…デジタル映像信号、4a…ピークレベル値、5a…1画素のデジタル映像信号、6a…基準画素アドレス信号、6b…アドレス信号、6c…欠陥画素データ。

【図1】


図 1



1…固体撮像素子 2…CDS回路 3…AD変換器
4…小ブロックピークレベル検出部 5…1画素レベル検出部
6…CPU 7…欠陥画素データメモリ

【図2】


図 2



21…パルス発生器 22、24…AND回路
23…比較器 25…レジスタ


【図3】

図 3




【図4】

図 4




【図5】

図 5




【図6】

図 6



【図7】

図 7



【図8】

図 8

